Nakon DUUUUUGO vremena, eto i nastavka:
Prije nego sam nastavio raditi na drugom kanalu, odlucio sam isprobati temeljito prvi odradjeni kanal. No, kod ovog pojacala to nije trivijalno - mala greska na jednom od par mjesta moze lako spaliti nenabavljive VFET izlazne tranzistore. VFET radi jednako kao trioda, sto znaci da je potreban negativan prednapon (negativan u odnosu na polaritet kanala VFETa) u trenu kad pojacalo opcenito dobiva napajanje, u protivno VFET predstavlja otpor reda ispod 1 ohm. S obzirom na komplementarni izlaz, to bi znacilo cca 1 ohma (jer su dva i dva VFETa u paralelu, i onda takvi parovi u seriju) preko glavnog napajanja, od cca 115V. Dakle, kompletan kratki spoj.
Jedan od razloga za oprez je sto su prakticno zamijenjeni svi poluvodici osim ulaznih uparenih JFET-ova i nekoliko dioda. Isto tako zamijenjeni su svi 'fusible' otpori kao i sacica drugih otpora vece snage, te svi kondenzatori s vrijednostima od 1n na vise, the trimeri. Neki tranzistori imaju drugaciji raspored izvoda u odnosu na originale, i jedna greska moze znaciti puno dima.
Iako samo pojacalo nije komplicirano, potrebe VFET-ova dodaju dosta netipicnih dodatnih sklopova, tako da je prakticno pola poluvodica na svakoj driver ploci za pomocne funkcije.
B2sch.png
Na gore datoj shemi, date su i zamjene za originalne tranzistore. Veliki problem s originalima, pogovoto s onima koji su zamijenjeni sa 2SA1208/2SC2910 je pojava curenja, radi jako 'nategnutog' radnog napona. Malo se slabije vidi ali napajanje predstupnja je citavih +-85V (znaci 170V ukupna razlika napona) a tranzistori u njemu imaju maksimalne napone od 150V, iako je maksimalni hod napona i do 160V. Na drugim mjestima su nesto stedili na slican nacin, na tim su mjestima stavljeni 2N5401/2N5551 (uz paznju radi drugacijeg rasporeda izvoda, iako je stampa zgodno napravljena da pase sve).
Na shemi se raspoznaju 3 klasicna stupnja - prvi je diferencijalni JFET s kaskodom radi smanjenja ulaznog kapaciteta (koji je nelinearan pa je izvor izoblicenja). Koristi i dva strujna izvora za postavljanje uvjeta rada. U drugom stupnju je diferencijal opterecen strujnim zrcalom (jedna je strana kaskodirana da se izjednace disipacije na tranzistorima). Do ovdje je sve prilicno normalno.
Nastavak u kojem je 3x2N5551 i 3x2N5401 je na prvi pogled neuobicajen, no zapravo se radi o prekostrujnoj zastiti. Ona je kod VFET izlaza biti dosta komplicirana jer radi obrnuto - umjesto kratkog spajanaja B-E tranzistora koji vodi preveliku struju, ovdje treba osigurati veliki negativni prednapon koji ce ugasiti VFET. Klasicna zastita s par tranzistora moze to postici ali postoji opasnost da u tom trenu upale suprotni VFET.
Nastavak sheme ima jos 4 tranzistora (2x2N5551/2x2N5401) i hrpicu dioda, koje sluze kao osiguranje od nedostatka negativnog prednapona ako se pojavi napajanje izlaznog stupnja bez da se pojavi napajanje predstupnja. Takav sklop necete naci u klasicnim pojacalima, ukljucivo ona s MOSFET izlazima. Isti taj sklop osigurava generiranje prednapona kao takvog, iz napona napajanja izlaznog stupnja. Naime, osim napona biasa, struju mirovanja odredjuje i napon napajanja izlaznog stupnja, jer je on zapravo u mirovanju jednak Vds VFETa. Nas kao kod vakog pojacala s triodama - struju odredjuje prednapon mrezice Ugk i napon anoda-katoda Uak. Kod VFET-a, prednapon Ugs i napon Uds. Buduci da napajanje ima valovitost, sklop osigurava da se ona prenosi u prednapon s faktorom 1/mu (VFET ima mu bas kao i trioda, oko 10 u ovom slucaju) kako bi struja ostala jednaka - u prednaponu se pojavljuje 1/10 valovitosti napajanja.
Zadnji stupanj je mozda atipican ali ipak prepoznatljiv, i to je treci stupanj ekvivalentan klasicnom pojacalu: driver za VFETove, u ovom slucaju komplementaran u klasi AB posebno za P i N kanalni VFET, kako bi se kako treba mogao upogoniti poveci ulazni kapacitet VFET-a. To je mozda rijetko, ali se ponekad pojavljuje i kao driver za MOSFETe.
Na desnoj strani sheme su izvodi za napajanje i pogon VFET-a te detekciju izlazne struje - redom odozgora prema dolje, +85V, +56V, Gate P, Source N, izlaz, Source P, Gate N, -56V, -85V. Ideja je upogoniti driver ploca bez VFET-ova, kako bi se moglo provjeriti da su naponi na Gate P i Gate N ispravni, za pocetak u polozaju maksimalnog prednapona, tj. najmanje struje, i opcenito da sve funkcionira. Buduci da je driver ploca pojacalo kao takvo s dva izlaza (Gate P i Gate N) ali za malu izlaznu struju, mozemo spojiti jedan od Gate izlaza na pin koji je inace spojen na izlaz, da bi se zatvorila povratna veza. Isto tako, da bi se sprijecilo aktiviranje zastite, treba kratko spojiti Source N, Source P i izlaz, s obzirom da sklop gleda pad napona izmedju Source i Izlaz pinova (tu je u originalu source otpor od 0.22 ohma). Naravno, Gate izlazi daju svega par mA tako da ne smije biti drugih opterecenja.
Ako je sve OK, dakle za poetak nista se ne zadimi ili razleti

, izlaz ce poprimiti cca 0V sto ce ujedno biti i napon na Gate izlazu spojenom na taj pin, s razlikom napona od barem 30-ak volti prema suprotnom G pinu (onom koji je ostao u zraku). To je zapravo dvotruka vrijednost prednapona - +-15V, 15V za svaki VFET. Isto tako, trimer za balans bi trebao varirati DC offset izlaza, a bias trimer, inicijalno postavljen na najveci otpor, okretanjem treba smanjivati razliku napona Gate P i Gate N.
Prilikom prvog testa sve se to dogadjalo osim sto je na izlazu bio offset -16V... nakon ponesto mjerenja, pokazalo se da je napon na kaskodnim tranzistorima (zeleno na shemi) daleko prevelik (na shemi 20-ak V, u stvarnosti preko 50!) i greska je pronadjena u otporu koji je u prekidu, koji je nakon toga zamijenjen. Taj otpor (39k) sluzi za postavljanje napona baza na kaskodnim tranzistorima, tako da se kroz njega pusta struja iz gornjeg strujnog izvora (s 2N5401). Drugi kraj otpora je vezan za zajednicki source ulaznih JFET-ova tako da cijela kaskoda zapravo prati source, koji prati ulazni napon. Time je napon G-D ulaznih JFETa priblizno konstanta. Ovo je inace ukupno TRECI otpor koji sam IKAD u zivotu vidio da je otisao u prekid bez ikakvog vidljivog traga na sebi. Kasnije je mjerenje pokazalo da se zapravo odlomila zakrimpana kapica ispod zastitnog vanjskog sloja.
driver_14.jpg
Srecom, unatoc kratkoj ekspoziciji JFET-ova poprilicno visokom naponu, korekcija greske je sve vratila u normalu. Tako veliki napon Vds je proizvodio prilicnu struju curenja kroz JFET, naravno razlivitu kroz svaki, pa je rezultat bio veliki offset. Zadnji pogled na driver, prije ugradnje:
driver_13.jpg
Cim je ista verificirana, drugi kanal je ociscen od svih dijelova koji ce se mijenjati. Naravno kad se jednom zna da je jedan kanal OK, sloziti drugi zahtijeva puno manje vremena. Ovo su svi dijelovi koji ostaju:
driver_12.jpg
Pažnja! Nemaš dopuštenje kao gost foruma za pregledavanje i/ili preuzimanje privit(a)ka dodan(og)ih postu.